查看同類圖書：科學技術»計算機/網絡»計算機組織與體系結構»FPGA嵌入式系統設計

FPGA嵌入式系統設計

【作　者】：孟憲元，錢偉康編著

【叢編項】：無

【裝幀項】：平裝 16開 / 467

【出版項】：電子工業出版社 / 2007-10-1

【ISBN號】：9787121050312 / 7121050315

【原書定價】：￥49.00　有4家書店打折銷售　

【主題詞】：計算機組織與體系結構－嵌入式計算機

書籍介紹

購買本書

【圖書簡介】
　　本書基于全球最大的可編程器件生產廠商美國Xilinx公司的系列FPGA產品，系統介紹了最新FPGA的內部結構、設計流程和ISE8.1i開發工具；全面介紹了FPGA實現嵌入式系統的基本原理和利用FPGA實現嵌入式系統的設計方法。在詳細介紹硬件描述語言VHDL的基礎上，如何利用VHDL語言設計數字系統，通過綜合在FPGA上實現所設計系統的功能；利用可執行技術條件基于模型的設計方法，對設計的DSP系統進行建模、仿真和優化，以及通過代碼生成，自動轉換到硬件實現的過程；利用嵌入式處理器軟核構造和裁剪嵌入式系統的設計方法，在單個FPGA芯片上利用軟、硬件協同設計的方法，合理地配置資源，實現多處理器的嵌入式系統。本書立足于工程實踐，結合作者多年嵌入式系統和可編程邏輯器件的開發和教學經驗，內容豐富，取材新穎，可為相關專業工程技術人員、研究生在設計和使用嵌入式系統時提供參考，也可作為高等學校電子電氣信息類、儀器儀表類、自動化類及其他相關專業高年級本科生的教學參考書。本書相關的VHDL設計例程和DSP、嵌入式處理器的設計實例可到華信教育網（http：//hxedu.com.cn）上下載。

【本書目錄】
第1章 FPGA實現嵌入式系統概述
1.1 嵌入式系統概述
1.1.1 嵌入式系統的組成
1.1.2 嵌入式片上系統
1.2 FPGA嵌入式系統的特性
1.2.1 FPGA的基本特性
1.2.2 FPGA實現嵌入式系統的優勢
1.2.3 FPGA DSP嵌入式系統
1.2.4 FPGA微處理器嵌入式系統
第2章嵌入式系統設計
2.1 數字系統的抽象表示
2.2 系統設計的方法
2.3 基于模型的系統設計方法
2.4 IP核
2.5 電子系統級——ESL設計
2.6 AccelDSP軟件工具
第3章 VHDL及編程技巧
3.1 VHDL簡介
3.1.1 關于VHDL
3.1.2 VHDL代碼的可綜合性
3.1.3 用VHDL語言設計的流程
3.1.4 設計樣例
3.2 VHDL代碼基本結構
3.2.1 用戶定義及庫聲明
3.2.2 實體(ENTITY)描述
3.2.3 結構體(構造體ARCHITECTURE)描述
3.2.4 基本對象、數據類型及運算符
3.2.5 并行語句結構
3.2.6 順序語句結構
3.2.7 子程序及其引用
3.2.8 包集合與庫
3.2.9 元器件配置
3.2.10 電路設計實例
3.3 VHDL編碼風格
3.3.1 用VHDL語言設計時提高硬件綜合效率的主要策略
3.3.2 優化系統速度的刪.語言設計策略
3.3.3 面積優化的VHDL語言設計策略
3.3.4 提高設計性能的編程技巧
3.4 VHDL設計例程參考
第4章 FPGA的功能塊硬核
4.1 系統設計的同步時鐘
4.1.1 同步設計基本原理
4.1.2 SoC中的PLL
4.2 FPGA時鐘電路
4.2.1 Xesium全局時鐘
4.2.2 數字時鐘管理(DCM)
4.2.3 相位匹配時鐘分頻器(PMCD)
4.2.4 ChipSync源同步
4.2.5 RocketIO高速串行接口
4.3 系統設計的邏輯資源
4.3.1 邏輯資源的組成結構
4.3.2 查找表(LUT)的邏輯功能
4.3.3 存儲元件
4.4 系統芯片的存儲器
4.4.1 片內RAM
4.4.2 分布RAM
4.4.3 塊RAM
4.4.4 片外存儲器接口
4.5 輸入/輸出模塊
4.5.1 輸入/輸出接口標準
4.5.2 數字控制阻抗(Digitally Control Impendance，DCI)
4.5.3 輸入/輸出數據寄存器
4.5.4 數據的SERDES
第5章數字系統設計流程(XiIinx ISE8.1i簡明教程)
5.1 ISE Foundation軟件簡介
5.1.1 Xilinx ISE8.1i軟件特性
5.1.2 ISE8.1i軟件的安裝和使用環境
5.1.3 FPGA設計流程
5.2 用VHDL語言設計輸入
5.2.1 創建一個新工程
5.2.2 創建一個VHDL代碼的計數器源文件
5.2.3 利用計數器模板向導生成VHDL源代碼設計
5.3 設計綜合
5.3.1 查看綜合報告
5.3.2 查看綜合后的RTL視圖
5.3.3 綜合工具高級選項
5.4 設計仿真.
5.4.1 功能仿真(Behavioral Sirnulation)
5.4.2 時序仿真(Post Route Simulation，布局、布線后仿真)
5.5 設計實現
5.5.1 轉換(Translate)、映射(Map)和布局、布線(Place&Route)
5.5.2 設計實現的運行步驟
5.6 CPLD／1jPGA編程
5.6.1 JTAG編程
5.6.2 Xilinx-FPGA串、并行主／從模式編程
5.7 ISE8.1i高級設計技巧
5.7.1 布局、布線器(Floorplanner)
5.7.2 約束編輯器(USER Constraints FAitoI)
5.7.3 FA編輯器(EPGA Editor)
5.7.4 片內邏輯分析儀工具——ChipScopeTM Pro 8.1i的使用
第6章 FPGA DSP嵌入式系統
6.1 DSP的一般特性
6.2 FPGA實現DSP
6.3 FPGA的DSP硬件資源
6.3.1 邏輯資源的DSP特性
6.3.2 乘法器專用模塊
6.3.3 DSP專用模塊
6.4 FPGA實現DSP的結構變換
6.4.1 迭代限界(Iteration bound)
6.4.2 重新定時(Retiming)
6.4.3 流水線
6.4.4 并行處理。
6.5 FPGA實現DSP的算法變換
6.5.1 “分布算法”
6.5.2 CORl3IC算法變換
6.5.3 CIC(Cascaded Integrator Comb)濾波器
6.6 FPGA的DSP應用
6.6.1 MAC引擎的FIR濾波器
6.6.2 完全并行的濾波器結構
6.6.3 轉置FIR濾波器
6.6.4 抽取濾波器和插值濾波器
6.6.5 多相濾波器
第7章 FPGA DSP嵌入式系統設計
7.1 設計流程概述
7.2 FPGA設計DSP技術
7.2.1 浮點數與定點數的表示與轉換
7.2.2 采樣周期的設置
7.3 System Generator的基本模塊
7.3.1 System Generator模塊
7.3.2 Black Box模塊
7.3.3 ModelSim模塊
7.3.4 Gateway In模塊和Gateway Out模塊
7.3.5 Concat模塊、Cxmvert模塊、Reinterpret模塊和Slice模塊
7.3.6模塊通用屬性
7.4 設計FIR濾波器
7.4.1 產生FIR濾波器的系數
7.4.2 輸入FIR濾波器系數
7.4.3 在Simulink中仿真FIR濾波器
7.4.4 完成FIR濾波器設計
7.4.5 實現FIR濾波器
7.4.6 利用資源估計器估計設計
7.4.7 執行硬件在環路中的校驗
7.4.8 連接演示板，通過Simulink仿真FIR設計
7.5 利用協同仿真校驗MAC FIR濾波器
7.5.1 產生MAC FIR核
7.5.2 編寫.Black：Box模塊封裝文件
7.5.3 為HDL協同仿真完成MAC FIR的設計
7.5.4 連接Black Box圖標
7.5.5 執行HDL協同仿真
7.5.6 執行硬件在環路校驗
7.5.7 連接演示板，通過Simulink仿真MAC FIR設計
7.6 設計MAC FIR濾波器
7.6.1 分析系數
7.6.2 添加控制邏輯并對它參數化
7.6.3 添加雙口RAM
7.6.4 在數據端口添加填充位和去填充位
7.6.5 完成MAC FIR設計
7.6.6 用各種信源測試設計
7.6.7 實現MAC FIR設計
7.6.8 執行硬件在環路校驗
第8章 FPGA嵌入式處理器
8.1 MicroB]18ze微處理器軟核
8.1.1 MicroIBl8ze嵌入軟核
8.1.2 流水線結構
8.1.3 存儲器結構
8.1.4 指令Cache和數據Cache
8.2 嵌入式系統開發包——EDK
8.2.1 EDK(Embedded Development Kit)
8.2.2 XPS(Xilinx Platform Studio)
8.2.3 基本系統構造(BSB)向導
8.3 微處理器系統硬件設計
8.3.1 硬件設計環境
8.3.2 存儲器組合
8.3.3 總線結構
8.3.4 IP核
8.3.5 硬件設計結果
8.3.6 硬件設計實現
8.4 嵌入式處理器軟件設計
8.4.1 GNLJ工具
8.4.2 器件驅動
8.4.3 中斷
8.4.4 庫
8.5 MicroBlaze診斷環境
8.5.1 GNU Debugger—GDB工具
8.5.2 Xilinx Microprocessor Debugger，XMD
8.6 XPS軟件開發包(SDK)
第9章 FPGA嵌入式微處理器設計
9.1 設計流程概述
9.2 EDK軟件安裝
9.3 FPGA嵌入式處理器硬件設計
9.3.1 硬件設計——利用基本系統構造框架
9.3.2 硬件設計——利用Add／Edit Cores
9.3.3 硬件設計——添加定制的IP
9.4 FPGA嵌入式處理器軟件設計
9.4.1 軟件設計——編寫基本應用軟件
9.4.2 軟件設計——編寫高級應用軟件
9.4.3 軟件開發包SDK
9.5 MicroBlaze FIR協處理器設計
9.5.1 產生FSL IP核
9.5.2 開發FSL IP核
9.5.3 輸入FSL IP核
9.5.4 MicroBlaze FIR協處理器
附錄A sysytem.mhs文件
參考文獻

【購買本書】

購書指南»

商城名稱	價格	配送信息	優惠活動	去看看	購買
當當網	￥36.75	當天加急送：北京五環以內送貨上門：國內178個城市郵寄：全球特快專遞：全球	全場免運費	去看看	訂購
卓越網	￥36.70	送貨上門：國內308個城市郵寄：全球特快專遞：全球海外航空快遞	滿30元，優惠5元運費	去看看	訂購
新華書店	￥38.20	快遞：大陸地區郵寄：全球特快專遞：全球		去看看	訂購
華儲網	￥39.20	送貨上門：遼寧、長春、北京快遞、郵政遞送：全球	30萬春節大禮包連環送，全場7折+滿100免運費	去看看	訂購